### (19) 日本国特許庁 (JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭59-213090

⑤ Int. Cl.³⑥ 11 C 11/34

識別記号 101 庁内整理番号 8320-5B 6549-5B ④公開 昭和59年(1984)12月1日

発明の数 2 審査請求 未請求

(全 6 頁)

**匈**駆動回路

願 昭58-87041

22出

20特

願 昭58(1983)5月18日

⑫発 明 者 斎藤伸二

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所 内

印出 願 人 株式会社東芝

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

明 細 1

1. 発明の名称

駆動 回路

- 2. 特許請求の範囲

  - (2) 前記PチャンネルMOSトランジスタのトレインとNチャンネルMOSトランジスタのトレインとが接続されてCMOSインパータが形成されてなることを特徴とする前記符許請

求の範囲第1項記載の駆動回路。

- (3) 前記 CMOS インパータは半導体メモリに用いられ、その入力として行デコード信号が導かれ、その出力でワード線を駆動することを 特徴とする前記特許請求の範囲第1項記載の 駆動回路。
- (4) 第1,第2のPチャンネルMOSトランジスタが直列接続され、その一端が第1の買源電位に設定され、その他端が第1,第2のハチャンネルMOSトランジスタを並ん、第1のPチャンネルMOSトランジスタとのゲート相互が接続するトランジスタとの所によりからのようの出力信号がよりによるとののアチャンネルMOSトランジスタとのがあり、単名のアチャンネルMOSトランジスタート相互が接続されて前記ないまました。 140 第1のPチャンネルMOSトランジスタとのがあるのアチャンネルMOSトランジスタとの外の方には、第2のアチャンネルMOSトランジスタの路の出力信号が導かれて前には、第2の別では、上記2個のPチャンネルMOSトランジスタのりちの少なくとも1個の関値電圧は、

前配第1の電源電位と第2の電源電位との差に等しいかそれよりも大きいことを特徴とする駆動回路。

- (5) 前記ノアゲートはメモリセルアレイが複数のプロック列に分割された半導体メモリに用いられ、前記第1の出力信号は前記複数のプロック列を避択するためのプロック列選択信号であり、ノアゲートの出力によりメモリセルアレイに共通のワード線を駆動することを特徴とする前記特許謝の範囲第4項記載の駆動回路。
- (6) 前記第2の電源配位は、第1の電源電位で 動作する定電圧回路で発生されることを特徴 とする前記特許請求の範囲第1項記載の駆動 回路。
- 8. 発明の詳細な説明
  - [ 発明の技術分野]

本発明は、ダイナミックランダムアクセス型 の半導体メモリの行デコーダ回路などに使用さ

加され、トランジスタ 4 の一端に 信号 R B が印加され、トランジスタ 2 の一端に 信号 φ が印加される。

いま、メモリセル 5 を避択する場合、先ず信号 R A および R B を高電位 ( V D D )にしてトランジスタ 1 , 4 を導通状態 ( オン ) にする。このとき、トランジスタ 2 と 3 との接続点 P の電位 V P 1 およびワード線 W L の電位 V W L, は

VP, = VWL, = VDD - VTH, - VTH, ……(1) となる。ここで、 VTH, , VTH, はそれぞれパンクゲートパイアス効果のあるトランジスタイ, 3 の閾値電圧である。

また、トランジスタ 1 と 2 との接続点 Q の電位 V O は

れる駆動回路に関する。 (発明の技術的背景)

ダイナミックランダムアクセスメモリ(以下 DRAMと略記する)の大容量化に伴なりメモリ セルの微細化により、メモリセルの保持電荷量 が減少し、これによつてα線入射によるソフト エラーを起こしたり、脱み出し速度が遅くなつ たりする問題が発生している。そこで、メモリ セルの保持電荷費を大きくするために、従来の DRAM は第1図に示すような容量結合を利用し ている。即ち、1~4は行デコーダ回路のNチ ヤンネルェンハンスメント(E) 型トランジスタ、 5 はダイナミツクメモリセルであつて、トラン スフアゲート用のNチャンネルE型トランジス タ 6 と記憶用容量 7 とで構成されており、W L はワード線、BLはピット線である。 VDD は慣 源電位、 øは クロック信号、 RA および RB は それぞれ行デコード信号であり、前配トランジ スタ1、4のゲートにはVDD電位が印加され ており、トランジスタ1の一端に信号RAが印

とは容量C, で結合しており、上記Q点と前記P 点とは容量で、で結合しており、上記P点と図 示R点とは容量C。で結合しており、上記R点 とワード線WIとは容載C。で結合しているの で、これらの容量結合により上記Q点、P点、 R点、ワード線WLの電位が上昇する。第2図. は上記ワード線WLの電位VWLの時間推移を示 したものであり、クロック信号すを印加する前 は VWL は 前式(1)の VWL, であり、 クロック信号 すを印加した後は VWL はほぼ V φ ( クロック信 号 ø の 聞位 ) になる。 たとえば VDD = 5 V とす ると、 V W L, ~ 2 V 、 V ø ~ 7 V 程度である。 このようにクロック信号の印加によりワード線 WLを上記約7Vの電位にし、メモリセル5の 書き込み、既み出し動作を行なり。このとき、 メモリセル 5 の容量 7 は、 VWL - VTHN ( トラ ンスフアゲート 6 の閾値電圧であり、約2 V) ≥5 Vの電位まで充電され、5 Vで読み出され

## 特開昭59-213090(3)

## [:背景技術の問題点]

#### [発明の目的]

本祭明は上記の事情に能みてなされたもので、 回路梗成が簡単で半導体チップ上の占有面積が 小さくて済み、出力線を高速駆動し得る駆動回 路を提供するものである。

#### [発明の概要]

即ち、本発明の駆動回路は、ドチャンネルMOSトランジスタのソースを第1の資源電位に設定し、そのドレインと接地端との間にドチャンネルMOSトランジスタを挿入接続し、これらのトランジスタのゲート入力として前記第1

の電源電位より低い第2の電源電位で動作する 第2電源系回路からの出力信号を導き、前記 P チャンネルM O 8 トランジスタの閾値電圧を前 記第1の電源電位と第2の電源電位との差に等 しいかそれよりも大きくしたことを特徴とする ものである。

#### 〔発明の実施例〕

以下、図面を参照して本発明の一実施例を詳細に説明する。

第3凶において、5は D R A M のメモリセルで あつて、第1図を終照して前述したようにトラ ンスファゲート6と記憶用容量1とで構成され ており、WLはワード緞、BLはビット線であ る。 3 0 は CMOS トランジスタ ( 相補型 絶 緑ゲ ート型トランジスタ)で椭成された CMOS ィン パータであつて、行デコード信号RCにより前 記ヮード線WLを駆動する駆動回路として用い られている。即ち、Pチャンネルエンハンスメ ント型トランジスタ 3 1 のソースが V D D, TR 位 の第1電源に接続され、Nチャンネルエンハン スメント型トランジスタ 3 2 のソースが V s s 質 位(接地質位)端に接続され、上記両トランジ スタ31,32の各ドレインは相互に接続され ると共に前記ワード線WLに接続され、各ダー トは相互に接続されると共に行デコード信号RC ~~が印加される。

そして、上配行デコード信号RCは、前配斜 1 電源系の電源電位 V D D」よりは低い電源電位 V D D」の第 2 電源系で作られたものであり、 VSS(0 V)から V D D」まで変化する。この場合、 V D D」電位は第 1 電源系で動作する定署圧回路 (図示せず)で発生される。

次に、上記 財回路の助作を説明する。いま、行デコード信号RCが低電位(VSS)のとき、Pチャンネルトランジスタ31は導通(オン)し、Nチャンネルトランジスタ32は非導通(オン)になる。したがつて、ワード線WLの電位VWLはVDD,になる。これに対して、行デコード信号RCが高電位(VDD,)のとき、Nチャンネルトランジスタ31はその関値電圧VTHPを

VTP \subseteq VDD, - VDD,

となるように予め設定しておくことによつてオ フになる。したがつて、ワード網WLの電位 VWLはVssになる。このワード網WLの電位 VWLの時間推移を第4図に示している。

即ち、上記版動回路によれば、前述したような容量結合を用いておらず、ワード線W L を低電位( V D D<sub>1</sub> ) へ高速にアクセスすることが可能であり、その回路構成は至つて簡単であり、結合用の大きな容量を必要としないのでメモリチップ上の占有面積が小さくて済む。

一方、 1 5 はプロック列選択回路であつて、 VDD. 電位の第2電源系で動作するインパータ からなり、プロック列選択用デコード信号CD が入力し、 VSS 電位と VDD. 電位との間で変 化するプロック列避択信号SDを出力する。そ して、前記各プロック列11、~11、にはそ れぞれ第6図に示すようなノアゲート60から なるワード線駆動回路を設けておき、各プロツ ク列毎にそれぞれのワード線WLおよびメモリ セル5を髙速に選択するようにしている。即ち、 第6図のワード線駆動回路は第1電源系で動作 するものであり、 VDD. 電位端と VSS間位端と の間に第1,第2のPチャンネルトランジスタ 6 1 , 6 2 および第1のNチャンネルトランジ スタ 6 3 が直列に接続され、この第1のNチャ ンネルトランジスタ 6 3 に並列に第 2 の N チャ ンネルトランジスタ64が接続されている。そ して、上記トランジスタ61、63の各ゲート に前記共通ワード線 1 4 のワード線駆動信号 WD が導かれ、トランジスタ62,64の各ゲート

に前記プロック列選択信号SDが導かれ、トランジスタ62,63,64の各ドレインの相互 接続点に各プロック列内のワードWLが接続されている。なお、上記トランジスタ61の閾値 低圧VTP,およびトランジスタ62の閾値電圧 VTP,はそれぞれVDD,とVDD,との差に等しいかもしくはそれよりも大きい値を有している。

したがつて、共通ワード級14の信号WDが低電位(VSS)、スロック列選択信号SDが低電位(VSS)のときに、トランジスタ61おおび61がオフになり、トランジスタ63おはでなって、サード級WLがVDD、電位に対して、共通ワード級14の信号WDD、10とき、トランジスタ61もしくは62がオフになり、トランジスタ63もしくは62がオフになり、トランジスタ63もしくは64がオアになり、ワード級WLがVSS電位になって飛

なお、前記ノアゲートのPチヤンネルトラン

ジスタ 6 1 , 6 2 は少なくとも一方の閾値罹圧が $\ge V$  D D  $_1$  - V D D  $_2$  になつていればよい。

また、第5図の各プロック列111~114 に対応してプロック列選択回路を設け、各プロック列における前記ノアゲートの一方の入力として対応するプロック列選択回路からの選択信号SDI(i=1~4)を導くように変更してもよい。

なお、本発明は上記実施例,応用例に示したようなDRAMのみに限らず、外部電源電位 (VDD.)が5 V、内部電源電位 (VDD.)がたとえば3 Vの如く2 電源系統を有するスタテイックRAM あるいは EPROM (電気的事き込み可能な銃出専用メモリ)などにも適用可能である。

さらに、本発明は上述したようなワード線用の駆動回路のみに限らず、内部回路をたとえば3 V で動作させ入出力回路を 5 V で動作させるような半導体集積回路にも適用可能である。即ち、たとえば第 7 図に示すようなデータ出力回路の CMOS インパータ 7 1 , 7 2 を V D D 2 常源

特開昭59-213090(5)

6 図および第7 図はそれぞれ本発明の他の実施 例を示す回路図である。

> 30 ··· CMOS 1 × バータ、31,61,62 ... P チャンネルトランジスタ、 3 2 , 6 3 , 64 … N チャンネルトランジスタ、 6 0 … ノ ア ゲー ト、 W L … ワード線、 R C … 行デコード信号、 V D D: … 第 1 の 電源 電位、 V D D: … 第 2 の 電源 宽位、 VTP, VTP, , VTP, … 购值 似任。

出願人代理人 弁理士 鈴 江


系で動作させ、 CMOS 出力パッファ13を VDD, 智源系で動作させるようにし、この出力パッフ ア13における P チャンネルトランジスタ14 の 関値 低 圧を V D D」 ( たとえば 5 V ) — V D D, (たとえば 3 V )に等しいかそれよりも大きく しておくことによつて、出力線 7 5 を V S S 電 位とVDD: 電位とに設定することができる。

#### [発明の効果]


上述したように本発明の慰動回路によれば、 回路機成が簡単で半導体チップ上の占有面積が 小さくて預み、出力線を高速駆動することがで きるので、半導体メモリのワード線駆動回路な どに使用して好適である。

#### 4. 図面の簡単な説明

第 1 図は従来の DRAMの一部を示す回路図、 第2図は第1図のワード線の電位変化を示す特 性図、第3図は本発明に係る服動回路の一例を 示す回路図、第4図は第2図のワード線の電位 変化を示す特性図、第5図は本発明の応用例を 示す半導体メモリの要部を示す構成説明図、第



# 特開昭59-213090(6)







'AN - 84-213090

TI - DRIVING CIRCUIT

PA - (2000307) TOSHIBA CORP

IN - SAITO, SHINJI

PN - 84. 12. 01 J59213090, JP 59-213090

AP - 83. 05. 18 83JP-087041, 58-87041

SO - 85. 04. 12 SECT. P, SECTION NO. 348; VOL. 9, NO. 83, PG. 123.

IC - G11C-011/34; G11C-011/34

JC - 45.2 (INFORMATION PROCESSING--Memory Units)

FKW - RO97 (ELECTRONIC MATERIALS--Metal Oxide Semiconductors, MOS)

AB - PURPOSE: To obtain a driving circuit which simplifys the constitution of a circuit and is capable of driving an output line at a high speed by specifying a threshold voltage of at least one of two P channel MOS transistors. CONSTITUTION: A line decoding signal RC is generated by the second power source system whose power source potential is lower than power source potential VDD(sub 1) of the first power source system, and varied extending from VSS (OV) to VDD(sub 2). When the line decoding signal RC is at a low potential (VSS), a P channel transistor 31 is turned on, and an N channel transistor 32 is turned off. Accordingly, the potential VWL of a word line WL becomes VDD(sub 1). On the other hand, when the line decoding signal RC is at a high potential (VDD(sub 2)), the N channel transistor 32 is turned on, the P channel ransistor 31 is turned off by setting in advance its threshold voltage VTP so that it becomes VTP>=VDD(sub 1)- VDD(sub 2), and the potential VWL of the word line WL becomes VSS. In this way, the word line WL can be accessed at a high speed from the low potential (VSS) to the high potential (VDD(sub 1)).